Defesa de Mestrado de Leandro Lupori

Título do Trabalho
High-Performance RISC-V Emulation
Candidato(a)
Leandro Lupori
Nível
Mestrado
Data
Add to Calender 2019-03-14 00:00:00 2019-03-14 00:00:00 Defesa de Mestrado de Leandro Lupori High-Performance RISC-V Emulation Sala 85 do IC 2 INSTITUTO DE COMPUTAÇÃO mauroesc@ic.unicamp.br America/Sao_Paulo public
Horário
14:00
Local
Sala 85 do IC 2
Orientador(a)
Edson Borin
Banca Examinadora

 

* Titulares

Unidade/Instituição

Edson Borin

IC/UNICAMP

Anderson Faustino da Silva

DIN/UEM

Lucas Francisco Wanner

IC/UNICAMP

 

* Suplentes

Unidade/Instituição

Sandro Rigo

IC/UNICAMP

Alexandro José Baldassin

IGCE/UNESP

Resumo

RISC-V é uma ISA aberta que tem chamado a atenção ao redor do mundo por seu rápido crescimento e adoção. Já é suportado pelo GCC, Clang e Kernel Linux. Além disso, vários emuladores e simuladores para RISC-V surgiram recentemente, mas nenhum deles com desempenho próximo ao nativo. Nesta dissertação, nós investigamos se emuladores mais rápidos para RISC-V podem ser criados. Como a técnica mais comum e também a mais rápida para implementar um emulador, Tradução Dinâmica de Binários (TDB), depende diretamente de boa qualidade de tradução para alcançar bom desempenho, nós investigamos se uma tradução de alta qualidade de binários RISC-V é plausível. Desta forma, neste trabalho nós implementamos e avaliamos um motor de Tradução Estática de Binários (TEB) baseado no LLVM, para investigar se é ou não possível produzir traduções de alta qualidade de RISC-V para x86 e ARM. Nossos resultados experimentais indicam que nosso motor de TEB consegue produzir código de alta qualidade quando traduz binários RISC-V para x86 e ARM, com sobrecargas médias em torno de 1.2x/1.3x quando comparado à código nativo x86/ARM, um resultado melhor do que motores de TDB de RISC-V bem conhecidos, como RV8 e QEMU. Além disso, como motores de TDB tem seu desempenho fortemente relacionado à qualidade de tradução, nosso motor de TEB evidencia a oportunidade na direção da criação de emuladores RISC-V de TDB com desempenho superior aos atuais.