

Informações gerais

As aulas e exposições dos projetos serão feitas de forma presencial, usando o laboratório CC-300. Cada grupo terá acesso a uma placa com FPGA para o desenvolvimento e apresentação dos projetos durante o horário da aula. O acesso ao lab fora do horário de aula é permitido de acordo com as regras usuais do Instituto. É possível trabalhar nos projetos em equipamento próprio usando simulação. Para isso, os alunos deverão instalar o software Quartus em suas máquinas, a fim de que realizem as simulações dos projetos. Estas simulações serão submetidas para avaliação, complementando as demonstrações presenciais. Apontadores para tutoriais online de instalação e da linguagem VHDL já estão sendo disponibilizados.

Plataformas virtuais como Slack serão utilizadas para o atendimento on-line e fórum de discussão. As aulas serão sempre às Quarta-feiras, das 14:00 às 18:00.

Será disponibilizado material didático em vídeo para ajudar na elaboração dos projetos.

Ementa

Metodologia de projeto digital. Técnicas de projeto usando lógica programável. Características elétricas de circuitos digitais. Projeto e implementação de lógica combinacional: decodificadores e seletores. Flip-flops. Contadores. Circuitos aritméticos. Memórias. Projeto e implementação de lógica sequencial. Máquinas de estados. Via de dados. Introdução a VHDL.

Bibliografia

- Stephen Brown and Zvonko Vranesic. Fundamentals of Digital Logic with VHDL Design. McGraw-Hill.
- James O. Hamblen and Michael D. Furman. Rapid Prototyping of Digital System - A Tutorial Approach. Second Edition. Kluwer Academic Publishers
- Peter J. Ashenden. The VHDL Cookbook

Avaliação

A avaliação da disciplina incluirá N laboratórios, com $N = 12$, implementados em trios. Não serão aceitas soluções individuais.

A nota L_i de cada laboratório será definida de acordo com a corretude da simulação, inspeção do código apresentado e a demonstração presencial do funcionamento na placa de laboratórios selecionados.

O código de cada laboratório deverá ser entregue em um único arquivo zip. O prazo de entrega de cada laboratório será determinado em cada atividade, não sendo inferior a uma semana. Não serão aceitas entregas após este prazo, a não ser para recuperação de nota final como descrito no tópico abaixo.

A nota final da disciplina será composta pela nota das entregas de laboratórios (L) mais a nota da demonstração presencial (D) na placa de três laboratórios pré-determinados, sendo eles os de números 5, 9 e 12. L valerá no máximo 7 e D valerá no máximo 3 (no máximo 1 para cada projeto selecionado).

A nota de cada laboratório L_i terá peso $P_i \in [1,6]$. A nota de entregas de labs (L) será calculada como:

$$L = \frac{\sum_{i=1}^N L_i \times P_i}{\sum_{i=1}^N P_i}$$

A nota final (F) da disciplina será:

$$F = L + D$$

SOBRE RECUPERAÇÃO DE NOTAS:

Aqueles que não atingirem a média final 5,0 poderão entregar novamente os laboratórios em que obtiveram notas abaixo de 5,0 (ou não foram entregues).

Os projetos serão corrigidos novamente e uma nova média será calculada, e, se por ventura for maior que cinco, será truncada em 5,0 (cinco)

Média final = $\min(5,0; \text{nova média})$

Os projetos para recuperação deverão ser enviados, todos juntos, em um único e-mail, em cópia para o professor e o PED, no período de 13 a 27 de julho.

Integridade acadêmica: Toda e qualquer violação de integridade acadêmica será punida até o limite da autoridade do professor, incluindo, mas não limitado à nota zero na média final do curso.

Programa

			ENTREGA DE LABORATÓRIO	DEMONSTRAÇÕES
1	Revisão sobre circuitos, Introdução à Linguagem VHDL	<u>Lab. 1: Ferramenta (Peso 1)</u>	<u>23 de março</u>	=
2	Circuitos Combinacionais	<u>Lab. 2: Função Lógica (Peso 1)</u>	<u>30 de março</u>	=
3	Circuitos Combinacionais	<u>Lab. 3: Multiplexador e X-Bar (Peso 1)</u>	<u>6 de abril</u>	=
4	Circuitos Aritméticos	<u>Lab. 4: Somador e ALU (Peso 2)</u>	<u>13 de abril</u>	=
5	Circuitos Aritméticos	<u>Lab. 5: Somador CLA (Peso 2)</u>	<u>20 de abril</u>	<u>27 de abril</u> <u>4 de maio</u>
6	Latches e Flip-Flops	<u>Lab. 6: Latches e Flip-Flops (Peso 1)</u>	<u>27 de abril</u>	=
7	Registradores	<u>Lab. 7: Registradores (Peso 2)</u>	<u>4 de maio</u>	=
8	Registradores e Contadores	<u>Lab. 8: Shift Register e Multiplicador (Peso 3)</u>	<u>18 de maio</u>	=
9	Contadores	<u>Lab. 9: Relógio (Peso 3)</u>	<u>1 junho</u>	<u>8 de junho</u> <u>15 de junho</u>
10	Máquina de Estados	<u>Lab. 10: Máquina de Estados (Peso 3)</u>	<u>8 de junho</u>	=

11	Memória	<u>Lab 11: Memória</u> <u>(peso 3)</u>	<u>15 de junho</u>	=
12	Processador	<u>Lab 12:</u> <u>Processador</u> <u>(Peso 3)</u>	<u>29 de junho</u>	<u>6 de julho</u> <u>(14:00-16:00)</u> <u>6 de julho</u> <u>(16:00-18:00)</u>