

RA:	Nome:	Entrega
Lista de Exercícios N° 2		(ver site)

Assunto coberto: capítulo 2 (circuitos combinacionais) e capítulo 3 (Técnicas de implementação), estrutura eletrônica de portas em tecnologia CMOS.

Q1. (BV 2.16)

- Explicite a localização de todos *mintermos* num diagrama de Venn de três variáveis.
- Construa um diagrama de Venn para cada termo de produto da função $f = x_1\bar{x}_2x_3 + x_1x_2 + \bar{x}_1x_3$. Use o diagrama de Venn para achar uma soma de produtos de custo mínimo de f .

Q2. (BV 2.26)

Encontre a soma de produtos mais simples para a função

$$f(x_1, x_2, x_3, x_4) = (\bar{x}_1 + \bar{x}_3 + \bar{x}_4)(\bar{x}_2 + \bar{x}_3 + x_4)(x_1 + \bar{x}_2 + \bar{x}_3)$$

Dica: Use a propriedade consenso 17b.

Q3. (BV 2.28)

Projete o circuito mais simples de três entradas x_1, x_2 e x_3 que tenha saída igual à 1, sempre que duas ou mais variáveis de entrada possuírem o valor 1, ou tem saída igual à 0, em caso contrário.

Q4. (BV 2.34)

Para o diagrama de tempo da Figura 1, sintetize a função $f(x_1, x_2, x_3)$ na forma de soma de produtos mais simples possível.





Figura 1: Diagrama de tempo da função da questão 4.

Q5. (BV 2.40)

Projete o circuito mais simples que implementa a função $f(x_1, x_2, x_3) = \sum m(3,4,6,7)$ usando portas NAND.

Q6. (BV 2.42)

Repita o problema anterior usando portas NOR.

**Q7. (BV 3.4)**

É possível construir uma porta CMOS AND de seis entradas usando duas portas AND de três entradas e uma porta AND de duas entradas. Dessa forma, são necessários 22 transistores. Mostre como é possível usar somente portas CMOS NAND e NOR para construir uma porta AND de seis entradas; calcule o número de transistores necessários. (Dica: use o teorema de DeMorgan.)

Q8. (BV 3.6)

- Dê a tabela verdade para o circuito CMOS na Figura 2.
- Obtenha uma expressão de soma de produtos canônica para a tabela verdade da parte a). Quantos transistores são necessários para construir um circuito representado a forma canônica se somente portas AND, OR e NOT forem usadas?




Figura 2: Implementação CMOS do circuito da questão 8.