MC613 - Laboratório de Circuitos Digitais

30 de junho de 2017
Notas finais do curso disponíveis em aqui.

21 de junho de 2017
Conforme as regras para o projeto especificadas abaixo, serão aceitas entregas do projeto com atraso de até 1 semana. Neste caso, as demonstrações ocorrerão na próxima quarta (28/6) no horário da aula, e a nota será penalizada em 15%.

05 de junho de 2017
Dia 7/6 teremos nossa Prova Prática 3. A turma A fará a prova às 14h e a turma B iniciará a prova às 16h, conforme combinado em aula.

5 de Junho de 2017
Notas da PP2 estão disponíveis. Turma A.Turma B.

17 de Maio de 2017
Entregas em atraso do Diagrama de Blocos serão aceitas até 22/5, com penalidade na nota de 10% para cada dia de atraso.

03 de Maio de 2017
Dia 10/5 teremos nossa Prova Prática 2. A turma B fará a prova às 14h e a turma A iniciará a prova às 16h, conforme combinado em aula.

03 de Maio de 2017
Data de Entrega do Diagrama de Blocos do projeto mudada para 17/5. Veja calendário abaixo.

26 de Abril de 2017
Notas da PP1 disponíveis aqui.

18 de Abril de 2017
Novas ideias de projeto foram adicionados ao final desta página.

12 de Abril de 2017
Cada grupo deve anotar o tema de projeto escolhido na Planilha de Grupos. Os temas de projetos sugeridos podem ser vistos aqui. Conforme conversamos em aula, quem optar por sugerir um tema diferente que explore os novos recursos da placa DE1 SoC poderá ter um acréscimo de até 20% na nota. Os grupos que desejarem fazer propostas de projetos usando a DE1 SoC devem enviar a proposta por email. Você encontra mais detalhes da DE1-SoC aqui.

03 de Abril de 2017
Prezados, como conversamos na aula passada, a prova prática 1 será dividida em duas turmas. A turma A fará a prova às 14h e a turma B iniciará a prova as 16h. As provas serão nos labs 304 e 305.

03 de Abril de 2017
O horário de atendimento de monitoria será Quarta-feria as 13h. Os monitores ficarão na sala 361, segundo andar do IC-3,5.

20 de Março de 2017
Link para a Planilha de Correção dos Testes. Essa planilha será atualizada semanalmente.

16 de Março de 2017
Link para a Planilha de Grupos. Cadastre sua dupla e o número do kit que está usando no curso.

15 de Março de 2017
Links para os Slides e Enunciado dos Labs a serem usados nas aulas.

15 de Fevereiro de 2017
Página da disciplina no ar. Confira critérios de avaliação e calendário. Consulte esta página frequentemente para avisos sobre o curso.

Turma A
Qua: 14-18h, salas IC 304 e 305 (Labs) e IC 353 (teoria).

O horário de atendimento será de 1h. O horário de atendimento é Quarta-feira às 13h, na sala 361 do IC-3,5. Em caso de necessidade de atendimento em horário alternativo, entre em contato por email.

Contato
· Prof. Sandro Rigo (sandro AT ic DOT unicamp DOT br)
PED: Eduardo Ferreira (eduardo dot f120 AT yahoo DOT com )
PAD: Renan Sterle (renansterle AT gmail DOT com)
· OBS.: Quando enviar um e-mail favor colocar no subject [MC613], caso contrário você corre sério risco de seu email ser filtrado como spam.

Ementa
Metodologia de projeto digital. Técnicas de projeto usando lógica programável. Características elétricas de circuitos digitais. Projeto e implementação de lógica combinacional: decodificadores, seletores, Circuitos Aritméticos, Via de Dados etc. Projeto e implementação de lógica seqüencial: Flip-flops, Contadores, Registradores, Memórias, Máquinas de Estados etc.

Organização do curso e Atividades
O curso será composto várias atividades, sendo que as aulas expositivas e testes terão lugar na sala 353 (IC3,5) e as atividades experimentais nas salas 304 e 305 (IC3). O professor estará presente em todas as atividades:

• Teoria: aulas expositivas de revisão da teoria de projeto de circuitos digitais (aproximadamente 90 minutos por aula) (IC 3,5 sala 353)
• Testes (individuais): realizados em cada aula para avaliar a compreensão dos alunos do material visto na aula anterior (aproximadamente 30 minutos) (IC 3,5 sala 353)
• Laboratório (duplas): experimentos de projeto de circuitos digitais a serem montados e testados pela equipe (aproximadamente 120 minutos). O resultado dos experimentos devem ser entregues (depositado via SuSy) até 24h antes do início da próxima aula. (IC 3 salas 304 e 305)
• Provas práticas mensais: provas individuais em que o aluno terá que demonstrar os conhecimentos adquiridos no mês implementando completamente um ou mais circuitos. Duração: 2 horas. (IC 3 salas 304 e 305)
• Projeto final: a ser feito pela equipe (dupla) de acordo com as especificações entregues durante o curso. (IC 3 salas 304 e 305)

Infraestrutura: Sala e ferramentas
Esta disciplina será totalmente baseada em ferramentas de projeto e simulação da Altera. As experiências deverão ser preparadas com antecedência. No laboratório, o aluno deve testar os seus circuitos em lógica programável (FPGAs) disponíveis nas placas de desenvolvimento da Altera. O Laboratório de Circuitos Lógicos (LCL) (salas 304 e 305) está aberto 24hrs. para os alunos de MC613, bastando que o aluno apresente a sua carteira na entrada do prédio e pegue a chave. Enquando dentro do LCL o aluno torna-se responsável pelo uso de seus equipamentos e ferramentas. Os alunos devem utilizar Hardware e Software da Altera: placa de desenvolvimento DE1 e software Quartus II, de acordo com as orientações fornecidas em aula.

Instruções para a entrega dos laboratórios
O material a ser entregue pelos alunos deve ser depositado via SuSy. Salvo recomendação explícita em contrário, não será necessário entregar relatório dos experimentos nos laboratórios, somente os arquivos pedidos na página do SuSy. As entities do top-level de cada submissão devem seguir o modelo esperado no arquivo testbench.vhd, disponibilizado na seção "Arquivos auxiliares" de cada laboratório (declarações 'component'). As senhas para acesso ao SuSy são enviadas por email. Em caso de problemas para acessar o SuSy, contate o monitor.

Avaliação
A avaliação do curso será feita com base no testes, provas práticas e projeto descritos acima. As notas de cada componente da média do curso serão computadas da seguinte forma:

• Nota_Projeto = (2*Nota_Diagrama_de_Bloco + 2*Nota_Descrição_Top_level + 6*Nota_Demo_e_Relatório)/10
• Média_Testes = média aritmética das notas dos testes
  
• Média_Provas_Práticas = média aritmética das notas das provas Práticas

A média parcial das notas em sala será calculada da seguinte forma:
Média Sala (MS) = (Média_Testes + Média_Provas_Práticas)/2

O cáculo da média final depende do desempenho em sala e no projeto, e será feito da seguinte forma:

• Se a Nota_Projeto > 4,0 E MS > 3,0 : A média final será calculada pela seguinte equação:
Média Final = 0,7 * MS + 0,3* Nota_Projeto

• Caso contrário: A média final do curso será igual a Mínimo(MS, Nota_Projeto)

Assim, SE o aluno demonstrar um desempenho mínimo no projeto e nas atividades desempenhadas em sala, os pesos do curso serão 70% para testes e provas práticas realizadas em aula, e 30% para o projeto. Portanto, é importante a participação e manter um bom desempenho nos testes e nas provas práticas ao longo do semestre, e também completar um projeto final com um mínimo de qualidade para garantir uma boa nota final no curso.

OBSERVAÇÕES IMPORTANTES: A nota de cada prova prática mensal terá um desconto de 10% por cada laboratório não entregue no mês em questão. Por exemplo, se um aluno não entregou dois laboratórios em um mês, a sua nota na prova prática será multiplicada por 0,8, pondendo ser no máximo 8 (em 10). Para que um laboratório seja considerado entregue, os arquivos zipados devem ser depositados via SuSy 24 horas antes do início da próxima aula. Além disso, o material vai ser examinado para verificar se os experimentos do laboratório foram feitos. O projeto que for entregue e demonstrado na primeira data de entrega (Entrega Antecipada no calendário abaixo) terá um bônus de 20 % na sua nota (a nota do projeto será multiplicada por 1.2). Veja instruções durante o curso sobre as condições de entrega. O projeto entregue em atraso (tarefa Entrega Atrasada no SuSy) terá desconto de 15%. A média final máxima do curso é 10.

Fraudes
Qualquer tentativa de fraude nas avaliações implicará em média ZERO no semestre para todos os envolvidos.

Projeto
As equipes deverão fazer um projeto de complexidade maior do que os laboratórios, de modo a exercitar os conhecimentos adquiridos. O projeto deve necessariamente incluir um ou mais periféricos de entrada/saída (monitor, mouse e teclado ou OUTRO). O projeto deve ser entregue e demonstrado nas datas definidas na programação.
Devem ser entregues, depositando via SuSy, os arquivos de projeto (descrições vhd/bdf ou outras, formas de onda, simulações etc) e um relatório descritivo. Quando houver mais de uma implementação, depositar todos os arquivos pertinentes. Os arquivos de programação (extensão .sof) também devem ser depositados, uma vez que a demonstração será feita a partir deles.

O relatório deve estar no formato pdf e deve conter:

• Capa com o título do projeto, turma, número do grupo , RAs, emails e nomes dos componentes e data de entrega;
• Teoria: Uma descrição teórica sucinta dos conceitos abordados no projeto.
• Descrição do Sistema: O relatório deve conter uma descrição detalhada de como você fez para implementar o projeto (quando houver mais de uma implementação deve constar, no relatório, a descrição da implementação de cada item). Quando aplicável, a descrição deve abordar a divisão em módulos que você adotou, o que exatamente faz cada módulo, como você fez para testar cada parte do sistema, etc.. Documentar também as decisões de alternativas, restrições, dimensionamento, configurações, simplificações e a justificativa (por exemplo, uma justificativa típica para simplificação das especificações é reduzir complexidade de projeto ou tamanho do hardware/memória)
• Para cada implementação, o relatório deve descrever os circuitos utilizados na implementação do sistema;
• Conclusões
• Comentários e sugestões. (opcional)

Propostas de Projeto.
Neste diretório estão disponíveis várias propostas para o projeto final. Novas propostas são aceitas mediante aprovação do professor, que poderá modificá-las de acordo com o nível de complexidade exigido. Caso escolha redigir sua própria proposta, lembre-se que na data da definição do projeto final a mesma deverá estar redigida e aprovada pelo professor, portanto programe-se com antecedência.

Seleção de Temas de Projeto.
As equipes devem submeter as suas propostas (sejam já padronizadas ou novas propostas) ao professor, usando um formulário online que será disponibilizado no início do semestre. Não poderão haver duas equipes trabalhando com o mesmo tema de projeto. Quando duas ou mais equipes desejarem trabalhar com o mesmo tema, o tema será alocado de acordo com a ordem de chegada da solicitação.

Atenção para as Datas Importantes destacadas em negrito no calendário abaixo!!!

Stephen Brown and Zvonko Vranesic. Fundamentals of Digital Logic with VHDL Design. McGraw-Hill.

James O. Hamblen and Michael D. Furman. Rapid Prototyping of Digital System - A Tutorial Approach. Second Edition. Kluwer Academic Publishers

Peter J. Ashenden. The VHDL Cookbook

Altera Recommended Coding Style

Actel HDL Coding Style Guide

Slides das aulas Teóricas

Enunciados dos Laboratórios

Material Complementar. Códigos de exemplos, arquivos de configuração, etc.

Tutoriais da Altera

Tutoriais do curso. Uso de periféricos, projeto hierárquico, diagrama de blocos.